崗位職責:
1、使用Verilog/VHDL編寫邏輯模塊的RTL級代碼。
2、編寫測試向量對模塊進行仿真驗證。
3、編寫完整的設計和驗證報告。
4、可獨立完成板級調試的工作。
任職要求:
1、通信、電子、計算機等專業(yè)本科以上學歷。
2、具有良好的數字電路,通信原理,邏輯設計專業(yè)基礎理論知識。
3、兩年以上FPGA設計經驗,熟悉Xilinx,Altera等廠商器件及設計流程,熟練掌握ISE/Quatus II等設計工具。
4、熟練掌握VHDL或Verilog語言,會使用常用的開發(fā)工具、仿真工具和常用測試儀器。
5、較強的電路分析、調試能力,可獨立完成代碼編寫和板級調試的工作。