崗位職責(zé):
1. 參與項(xiàng)目需求分析與論證,支撐項(xiàng)目爭(zhēng)取和方案設(shè)計(jì)的技術(shù)細(xì)節(jié);
2. 研究項(xiàng)目技術(shù)細(xì)節(jié),進(jìn)行核心模塊的詳細(xì)設(shè)計(jì);
3. 負(fù)責(zé)FPGA單元架構(gòu)設(shè)計(jì),完成FPGA系統(tǒng)仿真,制定FPGA單元結(jié)構(gòu)設(shè)計(jì)文檔;
4. 分析并解決開發(fā)過程中的重點(diǎn)、難點(diǎn)問題,完成FPGA資源及時(shí)序優(yōu)化;
5. 配合軟、硬件工程師、系統(tǒng)測(cè)試工程師完成產(chǎn)品測(cè)試,以滿足任務(wù)目標(biāo);
6. 負(fù)責(zé)硬件架構(gòu)設(shè)計(jì),根據(jù)項(xiàng)目需求提出合理的平臺(tái)解決方案;
7. 負(fù)責(zé)采集處理板卡相關(guān)的技術(shù)約束,提出外協(xié)技術(shù)協(xié)議,把控外協(xié)成本、進(jìn)度、質(zhì)量和相應(yīng)的共性能要求;
8. 指導(dǎo)測(cè)試人員完成數(shù)字基帶相關(guān)外協(xié)件的測(cè)試驗(yàn)收;
任職要求:
1.本科及以上學(xué)歷,電子通信等相關(guān)專業(yè)畢業(yè);
2.熟練掌握Verilog或VHDL硬件描述語言,具有獨(dú)立的FPGA開發(fā)、仿真與調(diào)試能力;
3.熟悉高速信號(hào)處理方法,包括DDC、DUC、信號(hào)調(diào)制或解調(diào)處理等;
4.熟悉PCIE、JESD204B、Aurora或SRIO等高速接口調(diào)試;
5 熟悉高速AD/DA的基本調(diào)試與應(yīng)用;
6.熟悉常規(guī)通信接口SPI、UART、SPI或I2C等;
7.熟練掌握Xilinx芯片開發(fā)環(huán)境及仿真調(diào)試工具;
8.具有信號(hào)監(jiān)測(cè)相關(guān)領(lǐng)域工作經(jīng)驗(yàn)者優(yōu)先。
職位福利:五險(xiǎn)一金、年底雙薪、績(jī)效獎(jiǎng)金、餐補(bǔ)、彈性工作、節(jié)日福利、周末雙休、股票期權(quán)