日日噜夜夜草|一级黄色录像高清版|调教白富美加勒比久久|亚洲欧洲精品婷婷|日韩综合无码色色|日韩精品一区妖精视频|亚洲无码中文字幕hd|99亚洲思思丝袜|手机看片国产精品大胆亚洲|成人无码视频一区二区在线播放

工作職責(zé) 1、負責(zé)工業(yè)相機產(chǎn)品FPGA系統(tǒng)的方案評估、架構(gòu)設(shè)計、代碼開發(fā)、仿真驗證及硬件調(diào)試，主導(dǎo)從需求分析到量產(chǎn)的全流程開發(fā)； 2、解決高頻時鐘、低延時、多周期路徑、跨時鐘域設(shè)計等關(guān)鍵技術(shù)問題，優(yōu)化時序性能和資源利用率； 3、主導(dǎo)FPGA與外圍硬件（LVDS/Mipi/Serdes/PCIE/DDR）的接口設(shè)計與調(diào)試，確保系統(tǒng)級的穩(wěn)定性； 4、負責(zé)標準化通用化的平臺邏輯代碼、功能模塊庫、圖像算法庫的開發(fā)與完善，提高邏輯模塊的復(fù)用性及可靠性: 5、參與代碼評審，解決疑難雜癥，指導(dǎo)初級工程師，推動團隊技術(shù)能力提升； 6、參與制定內(nèi)部FPGA開發(fā)規(guī)范，建立從仿真到部署的自動化流程，提升團隊交付效率，降低版本迭代風(fēng)險。 崗位要求 1、211和985院校，電子計算機、自動化相關(guān)專業(yè)，研究生學(xué)歷，7年以上FPGA工作經(jīng)驗; 2、有豐富的FPGA板級調(diào)試經(jīng)驗，主導(dǎo)過至少2個零起點的FPGA全流程量產(chǎn)項目（需要提供技術(shù)難點及解決方案案例）； 3、精通Verilog，熟練使用Vivado、Modelsim/VCS仿真工具，具備豐富的時序約束、功耗分析和時序收斂經(jīng)驗； 4、深入理解AXI4、PCIe Gen3/4、DDR4/5、JESD204B、Ethernet（10G/25G）等協(xié)議，有豐富的調(diào)試經(jīng)驗； 5、掌握圖像處理（插值/白平衡/降噪/銳化/HDR），圖像壓縮(有損/無損)，圖像分析預(yù)處理（二值化/直方圖均衡/邊沿檢測/中值濾波）等算法的原理與實現(xiàn)； 6、優(yōu)秀的邏輯分析和問題定位能力，邏輯維清晰，對技術(shù)難題有破局的本領(lǐng)； 7、有一定的技術(shù)管理經(jīng)驗，帶過團隊，能拆解分配技術(shù)工作，制定開發(fā)計劃，組織技術(shù)攻關(guān)，善于指導(dǎo)團隊成員； 8、有較強的責(zé)任心和抗壓能力，熱愛技術(shù)，有持續(xù)學(xué)習(xí)新技術(shù)的能力和意愿。