日日噜夜夜草|一级黄色录像高清版|调教白富美加勒比久久|亚洲欧洲精品婷婷|日韩综合无码色色|日韩精品一区妖精视频|亚洲无码中文字幕hd|99亚洲思思丝袜|手机看片国产精品大胆亚洲|成人无码视频一区二区在线播放

更新于 7月3日

FPGA工程師

1.2-2萬
  • 成都武侯區(qū)
  • 1-3年
  • 本科
  • 全職
  • 招1人

職位描述

Verilog HDLSystem VerilogVHDLDSP算法UVM驗證電子/半導(dǎo)體/集成電路
崗位職責(zé): 1.負(fù)責(zé)FPGA邏輯設(shè)計、仿真驗證及硬件調(diào)試; 2.參與項目需求分析,完成架構(gòu)設(shè)計及代碼實現(xiàn); 3.配合硬件工程師進(jìn)行板級調(diào)試及性能優(yōu)化; 4.編寫相關(guān)技術(shù)文檔。 任職要求: 1.精通Verilog/VHDL,能獨立完成RTL設(shè)計、仿真及調(diào)試; 2.熟練使用Xilinx Vivado/Intel Quartus開發(fā)工具; 3.數(shù)字電路基礎(chǔ)扎實(時序邏輯、狀態(tài)機(jī)、時鐘域處理); 4.熟悉常用接口協(xié)議(UART/SPI/12C/AXI/DDR/PCIe); 5.掌握時序約束(SDC/Tc1)及優(yōu)化方法; 6.熟悉高速接口開發(fā)經(jīng)驗(SerDes/Ethernt/USB3.0+); 7.熟悉 HLS(高層次綜合)或DSP算法加速(如FFT、濾波); 8.有Zyng/SoC FPGA或嵌入式軟核(WicroBlaze/Nios II)開發(fā)經(jīng)驗; 9.了解 UVM驗證或FPGA原型驗證。

工作地點

成都武侯區(qū)環(huán)球時代中心C座房間號1708

職位發(fā)布者

周女士/HR

三日內(nèi)活躍
立即溝通
公司Logo睿恩光電有限責(zé)任公司
睿恩光電有限責(zé)任公司成立于2019年 9月 10日,注冊資本5000萬元,位于四川省攀枝花市仁和區(qū)永泰路4附3-1號,主營手機(jī)攝像頭音圈馬達(dá)、智能終端模塊、5G光通信器件的研發(fā)、生產(chǎn)和銷售,產(chǎn)品廣泛應(yīng)用于手機(jī)攝像頭、智能家居、信號傳輸設(shè)備等領(lǐng)域。企業(yè)文化:一支軍隊一所學(xué)校一個家庭質(zhì)量方針:以客戶為中心以質(zhì)量為基礎(chǔ)以管理控風(fēng)險以創(chuàng)新謀發(fā)展環(huán)境方針:安全生產(chǎn)保護(hù)環(huán)境遵章守法節(jié)能高效
公司主頁