日日噜夜夜草|一级黄色录像高清版|调教白富美加勒比久久|亚洲欧洲精品婷婷|日韩综合无码色色|日韩精品一区妖精视频|亚洲无码中文字幕hd|99亚洲思思丝袜|手机看片国产精品大胆亚洲|成人无码视频一区二区在线播放

職位描述
1、 根據(jù)Spec，使用硬件描述語言，完成各模塊功能的RTL設計，承擔邏輯模塊詳細設計、仿真驗證、時序分析、資源優(yōu)化和上板測試驗證，包括邏輯單元測試、系統(tǒng)測試，負責測試驗證策略、測試方案輸出和覆蓋率分析；
2、 負責RTL Lint，綜合，SDC，STA分析，配合后端團隊完成芯片物理實現(xiàn)，實現(xiàn)時序收斂，滿足物理驗證需求；
3、 具有一定的RTL優(yōu)化分析能力，能夠在功能、性能和面積需求之間做出合理權衡；
4、 參與設計和代碼審查；
5、 配合驗證團隊，完成芯片的功能驗證和調(diào)試，實現(xiàn)覆蓋率收斂；
6、 負責自研芯片技術原型和FPGA驗證平臺的構建和維護。

任職要求：
1、 電子、計算機、物理、數(shù)學等相關理工科專業(yè)，本科及以上學歷，3年以上RTL設計經(jīng)驗；
2、 熟悉邏輯設計，熟悉數(shù)字芯片IP模塊，熟悉前端數(shù)字設計流程和工具（Synthesis，lint, DFT, simulator等）；
3、 精通Verilog，SystemVerilog，C/C++等邏輯編程語言，具備使用System Verilog進行RTL設計的經(jīng)驗；
4、 具備基于FPGA平臺進行RTL代碼實現(xiàn)原型驗證的能力；
5、 良好的Python/Perl/Tcl腳本編寫能力；
6、 熟悉DFT設計，能夠指導DFT團隊完成DFT方案設計及實現(xiàn)；
7、 熟悉低功耗RTL設計，可以設計芯片的低功耗方案；
8、 熟悉數(shù)字后端實現(xiàn)流程，能夠指導后端團隊完成物理實現(xiàn)和優(yōu)化；
9、 具有以下無線通信芯片設計經(jīng)驗者優(yōu)先，如zigbee、BLE、wifi等；
10、 優(yōu)秀的學習能力、責任心和團隊協(xié)作能力；