日日噜夜夜草|一级黄色录像高清版|调教白富美加勒比久久|亚洲欧洲精品婷婷|日韩综合无码色色|日韩精品一区妖精视频|亚洲无码中文字幕hd|99亚洲思思丝袜|手机看片国产精品大胆亚洲|成人无码视频一区二区在线播放

1.本科、碩士學(xué)歷。三年（本科）/一年（碩士）以上工作經(jīng)驗(yàn)者優(yōu)先 2.熟悉Verilog或VHDL語(yǔ)言，Xillinx或者Altera等公司器件，熟悉器件的基本IP； 3.熟練掌握電路測(cè)試方法，熟悉信號(hào)源、示波器、邏輯分析儀等常用儀器的操作使用。 4.具有獨(dú)立完成較復(fù)雜邏輯項(xiàng)目/模塊的特性分析、設(shè)計(jì)、編碼、仿真和上板調(diào)試能力，相關(guān)問題的定位與解決，配套文檔的編寫 5.參與過復(fù)雜FPGA項(xiàng)目或者持有FPGA相關(guān)認(rèn)證（如Xilinx認(rèn)證工程師）者優(yōu)先