公司注重人才,任人唯賢,一經(jīng)公司錄用,待遇優(yōu)厚,薪資面談。
崗位職責(zé):
1. 根據(jù)項(xiàng)目需求,完成FPGA邏輯構(gòu)架和產(chǎn)品開發(fā);
2. 負(fù)責(zé)通信或接口相關(guān)的FPGA開發(fā)、應(yīng)用、調(diào)試等工作;
3. 負(fù)責(zé)FPGA設(shè)計(jì)方案實(shí)現(xiàn)、邏輯代碼實(shí)現(xiàn)以及相關(guān)文檔的編寫;
4. 對邏輯代碼進(jìn)行功能仿真、綜合實(shí)現(xiàn)等檢查、故障分析、問題處理;
5. 與硬件工程師配合,進(jìn)行產(chǎn)品或樣件的調(diào)試、實(shí)驗(yàn)工作;
6. 與相關(guān)設(shè)計(jì)人員配合,保障項(xiàng)目進(jìn)展與質(zhì)量;
7. 根據(jù)項(xiàng)目進(jìn)展需要,配合團(tuán)隊(duì)完成其他工作;
8. 完成項(xiàng)目相關(guān)設(shè)計(jì)文檔編寫;
任職要求:
1. 本科及以上學(xué)歷,電子信息、通信等相關(guān)專業(yè);
2. 有航天、jun工領(lǐng)域通信行業(yè)FPGA邏輯設(shè)計(jì)工作經(jīng)驗(yàn)優(yōu)先錄用;
3. 四六級成績良好,能夠獨(dú)立閱讀全英參考文獻(xiàn);
4. 精通Verilog語言,具有較強(qiáng)的編碼能力;
5. 熟悉Xilinx/Altera器件、quartus/modlelsim/Vivado等開發(fā)工具;
6. 熟悉FPGA程序開發(fā),高速接口設(shè)計(jì),熟悉常用IP核的使用方法;
7. 能夠看懂原理圖,具備基本的電路分析能力;
8. 具備良好的溝通能力、邏輯思維能力以及團(tuán)隊(duì)協(xié)作能力,高度責(zé)任心和敬業(yè)精神。
公司福利:社會保險(xiǎn),法定節(jié)假日,周末雙體,帶薪年假,傳統(tǒng)節(jié)日福利,績效獎金,年終獎勵,加班補(bǔ)助,全勤獎,年度調(diào)薪,餐補(bǔ)