任職要求:
1、 通信/電子/自動(dòng)化/計(jì)算機(jī)等相關(guān)專業(yè)本科及以上學(xué)歷,5年以上FPGA存儲(chǔ)邏輯開發(fā)工作經(jīng)驗(yàn);
2、 具有xilinx FPGA邏輯設(shè)計(jì),綜合和調(diào)試經(jīng)驗(yàn),熟練使用Vivado,ISE等行業(yè)軟件
3、 熟悉Xilinx FPGA內(nèi)部結(jié)構(gòu),以及常見Ip使用 如Aurora,DDR3,DDR4等
4、 有過PCIe、RapidIO、SATA,NVME等高速接口開發(fā)經(jīng)驗(yàn)優(yōu)化
5、 有過SOPC開發(fā)(Microblaze/ZYNQ)實(shí)戰(zhàn)經(jīng)驗(yàn)者優(yōu)先
6、 具備3年以上產(chǎn)品設(shè)計(jì)、功能測(cè)試、系統(tǒng)維護(hù)相關(guān)經(jīng)驗(yàn);或具備核心技術(shù)的開發(fā)、測(cè)試實(shí)踐經(jīng)驗(yàn)。
崗位職責(zé):
1、 負(fù)責(zé)產(chǎn)品項(xiàng)目中邏輯范疇內(nèi)的需求調(diào)研、方案設(shè)計(jì)、開發(fā)實(shí)施等;
2、 負(fù)責(zé)對(duì)產(chǎn)品、大型項(xiàng)目關(guān)鍵模塊、較復(fù)雜模塊進(jìn)行概要設(shè)計(jì)、模塊劃分、詳細(xì)設(shè)計(jì)及功能實(shí)現(xiàn);
3、 負(fù)責(zé)關(guān)鍵技術(shù)、邏輯IP需求分析、規(guī)格定義和實(shí)施;
4、 負(fù)責(zé)產(chǎn)品邏輯性能功能測(cè)試,對(duì)產(chǎn)品整體性能指標(biāo)負(fù)責(zé);
5、 負(fù)責(zé)邏輯范疇內(nèi)技術(shù)文檔(如項(xiàng)目文檔、產(chǎn)品文檔以、市場(chǎng)文檔等)的開發(fā)、管理及培訓(xùn)落實(shí)。