崗位職責(zé):
1.從事高端處理器芯片的結(jié)構(gòu)邏輯設(shè)計與實現(xiàn)。
2.主要方向包括片內(nèi)互連、片間互連、存儲系統(tǒng)、IO系統(tǒng)等。
任職資格:
1. 碩士及以上學(xué)歷,計算機、微電子、自動化及集成電路等相關(guān)專業(yè);
2. 了解計算機體系結(jié)構(gòu)和微體系結(jié)構(gòu)原理及實現(xiàn);
3. 具有扎實的數(shù)字電路理論基礎(chǔ),具有數(shù)字集成電路設(shè)計經(jīng)驗,了解數(shù)字集成電路的設(shè)計流程及主流工具,不限于以下:
a) 有數(shù)字前端設(shè)計經(jīng)驗,熟練使用Verilog或VHDL語言;熟悉仿真工具如NC-Verilog,ModelSim,VCS,leda等;
b) 了解或參與過FPGA開發(fā)、芯片設(shè)計流片,掌握示波器、邏輯分析儀等硬件調(diào)試工具;
4. 有處理器、橋片、片上總線、存儲器接口、PCIe協(xié)議或其他協(xié)議高速串行互連的設(shè)計等實際項目開發(fā)經(jīng)驗者優(yōu)先;
5. 具有獨立分析問題,解決問題的能力,良好的團隊合作精神、溝通協(xié)作能力和敬業(yè)精神。