日日噜夜夜草|一级黄色录像高清版|调教白富美加勒比久久|亚洲欧洲精品婷婷|日韩综合无码色色|日韩精品一区妖精视频|亚洲无码中文字幕hd|99亚洲思思丝袜|手机看片国产精品大胆亚洲|成人无码视频一区二区在线播放

崗位職責：?1) 驗證流程和驗證方法要求進行編碼規(guī)則檢查、功能測試、性能測試、時序測試等，并編寫相應的輸出文檔； 2）根據(jù)規(guī)范編寫驗證需求，制定驗證計劃、策略和方案；?3) 負責對回歸測試進行驗證，并對驗證發(fā)現(xiàn)問題修改情況進行追蹤；?4) 負責對所參與項目進行評審和歸檔工作。 任職要求： 1) 熟悉FPGA產(chǎn)品開發(fā)流程，熟練掌握Verilog/System Verilog編程語言； 2) 熟練使用ISE、Vivado、Libero、Modelsim、Questasim等FPGA開發(fā)驗證工具； 3) 熟悉UVM系統(tǒng)級驗證平臺的搭建、驗證用例的開發(fā)與調試； 4) 熟悉Shell、Tcl腳本語言，具有后端時序基礎，熟悉靜態(tài)時序驗證方法的優(yōu)先； 5) 通信/集成電路/電子/計算機/自動化控制相關專業(yè)，具有通信FPGA開發(fā)或驗證經(jīng)驗優(yōu)先； 6) 具備較強的溝通及需求理解能力。 職位福利：節(jié)日福利、不加班、績效獎金、年終分紅、股票期權、帶薪年假、彈性工作、員工旅游。