日日噜夜夜草|一级黄色录像高清版|调教白富美加勒比久久|亚洲欧洲精品婷婷|日韩综合无码色色|日韩精品一区妖精视频|亚洲无码中文字幕hd|99亚洲思思丝袜|手机看片国产精品大胆亚洲|成人无码视频一区二区在线播放

400-885-9898
更新于 今天
智聯(lián)APPAPP
舉報(bào)

FPGA工程師

1.2-1.8萬
  • 青島市北區(qū)
  • 3-5年
  • 碩士
  • 全職
  • 招2人

職位描述

Verilog HDLVHDL
（一）崗位職責(zé)
1、參與項(xiàng)目/產(chǎn)品方案評(píng)審，負(fù)責(zé) FPGA 資源評(píng)估和軟硬件架構(gòu)設(shè)計(jì)。
2、負(fù)責(zé) FPGA 代碼設(shè)計(jì)、仿真實(shí)現(xiàn)和功能調(diào)試。
3、負(fù)責(zé)硬件接口代碼設(shè)計(jì)。
4、負(fù)責(zé)項(xiàng)目技術(shù)文檔的編寫。
（二）任職條件
1、碩士研究生以上學(xué)歷，電子、通信、微電子相關(guān)專業(yè)；
2、熟悉VHDL/Verilog語言，能獨(dú)立進(jìn)行FPGA時(shí)序設(shè)計(jì)/分析/仿真；
3、熟練使用FPGA開發(fā)工具和平臺(tái)，了解FPGA架構(gòu)和特性，有國產(chǎn)化開發(fā)經(jīng)驗(yàn)的優(yōu)先；
4、具有較強(qiáng)的問題分析和解決能力；
5、具備良好的抗壓能力，能夠適應(yīng)高壓工作環(huán)境。

工作地點(diǎn)

青島市北區(qū)中海大廈

職位發(fā)布者

呂先生/招聘者

三日內(nèi)活躍
立即溝通
公司Logo青島眾品聚源商用設(shè)備有限公司
公司主頁