日日噜夜夜草|一级黄色录像高清版|调教白富美加勒比久久|亚洲欧洲精品婷婷|日韩综合无码色色|日韩精品一区妖精视频|亚洲无码中文字幕hd|99亚洲思思丝袜|手机看片国产精品大胆亚洲|成人无码视频一区二区在线播放

作為芯片設(shè)計團隊的核心成員，參與高性能、低功耗數(shù)字IP及芯片的前端設(shè)計開發(fā)，
崗位職責(zé)：
1.RTL設(shè)計與優(yōu)化。負責(zé)復(fù)雜數(shù)字模塊，如CPU，子系統(tǒng)，DDR，高速接口，低功耗控制單元等的RTL設(shè)計，優(yōu)化，集成與仿真，確保代碼面積、時序、功耗達標；制定設(shè)計約束（SDC），配合綜合與時序分析團隊完成PPA目標。
2.芯片架構(gòu)協(xié)作 ，參與芯片微架構(gòu)定義，完成模塊級Spec編寫，給出DFT、低功耗方案。
3.配合原型驗證團隊，完成相關(guān)模塊交付及硅后驗證；
4.相關(guān)設(shè)計文檔編寫。
任職要求：
1.電子/微電子/計算機/通信相關(guān)專業(yè)碩士及以上學(xué)歷，5年以上數(shù)字前端設(shè)計經(jīng)驗。
2.精通Verilog/SystemVerilog，掌握高效RTL編碼風(fēng)格與可綜合設(shè)計規(guī)范； 熟悉ASIC設(shè)計流程，包括綜合、STA、UPF；了解總線協(xié)議/處理器架構(gòu)/高速接口；熟練使用EDA工具及版本管理工具。
3.有成功流片經(jīng)驗，熟悉芯片全流程開發(fā)（從Spec到GDSII）優(yōu)先。