日日噜夜夜草|一级黄色录像高清版|调教白富美加勒比久久|亚洲欧洲精品婷婷|日韩综合无码色色|日韩精品一区妖精视频|亚洲无码中文字幕hd|99亚洲思思丝袜|手机看片国产精品大胆亚洲|成人无码视频一区二区在线播放

任職要求： 1. 全國重點(diǎn)院校微電子、電子工程等相關(guān)專業(yè)本科或本科以上學(xué)歷； 2. 具有 5年以上模擬 IC 設(shè)計(jì)經(jīng)驗(yàn)，及以下 4 個(gè)以上模塊的設(shè)計(jì)經(jīng)驗(yàn)（Tx, Rx, CDR, PLL, VCO, LDO, bias generator, Bandgap, DLL, phase interpolator, CTLE, DFE, de-emphasis, high-speed clock generation and low-jitter distribution, amplifier, comparator, oscillator, etc.） ，熟悉 5+ Gbps 以上串行接口，NRZ/PAM4，Equalizer, Transmission line，LMS base adaptive algorithm，CDR loop, jitter tolerance, SSC, etc； 3. 具有 IC 的量產(chǎn)經(jīng)驗(yàn)，及 PLL、BG 等 IP 開發(fā)經(jīng)驗(yàn)，有高性能高速串行接口（high-speed serial link）的數(shù)模混合信號(hào)電路設(shè)計(jì)經(jīng)驗(yàn)者（如 ASIC等）優(yōu)先，具備先進(jìn)工藝下的設(shè)計(jì)經(jīng)驗(yàn)(FinFET, FDSOI, Bulk CMOS)，熟悉 LDE、Reliability flow（EMIR/SHE，Aging，etc.）, DFM, DFT，熟練掌握設(shè)計(jì)工具（CDS/SNPS tools, verilog, systemVerilog, VerilogA, Matlab, scripting, etc.）； 4. 具有較強(qiáng)的邏輯思維能力、快速學(xué)習(xí)能力、良好的溝通能力、獨(dú)立解決問題的能力和團(tuán)隊(duì)合作能力； 5. 認(rèn)真踏實(shí)，有責(zé)任心，工作有主動(dòng)性。